老地方冰果室交流區

ulysses 寫:
P4、RISC 與 CISC 的話題，在下實在懶得回了...從簡單的硬體結構問題到語言學，從頭到尾雞同鴨講，真的很累。

你喜歡用這種三十年前的標準來給每一個 CPU 貼上非黑即白的標簽，那你就貼吧。不管是 CISC、RISC，就算你說他是 DISC 都成，反正 P4 的架構就是 X86 ISA + Emulator + Superscalar，這一點你講到哈雷彗星掉下來也不會變。

這倒也是. 幾百年前開始 CPU 早就改用 micro-instruction 了.

如果這次 Mac OS X 直接移植到 Pentium 4 以上, 丟掉了 P3 的包袱, 那 compile 出來 code 的 performance 一定遠勝於 Windows series, 除非將來 longhorn 跟每個 application 也搞 fat binary.

還真的很期待 Apple 採用 x86 後, 可以造出更輕更小的 Notebook 出來. All in one 2.2kg 的重量實在是 OOXX!

bambi 寫:[這倒也是. 幾百年前開始 CPU 早就改用 micro-instruction 了.

如果這次 Mac OS X 直接移植到 Pentium 4 以上, 丟掉了 P3 的包袱, 那 compile 出來 code 的 performance 一定遠勝於 Windows series, 除非將來 longhorn 跟每個 application 也搞 fat binary.

還真的很期待 Apple 採用 x86 後, 可以造出更輕更小的 Notebook 出來. All in one 2.2kg 的重量實在是 OOXX!

對不起， x86 Mac 將會在充滿包袱的 P3 改良版 Pentium M 上運行！

幸好不是 deadend 的 P4！

ulysses 寫:你喜歡用這種三十年前的標準來給每一個 CPU 貼上非黑即白的標簽，那你就貼吧。不管是 CISC、RISC，就算你說他是 DISC 都成，反正 P4 的架構就是 X86 ISA + Emulator + Superscalar，這一點你講到哈雷彗星掉下來也不會變。

請給小弟這老古董找一個 P4 是 emulator 的 reference。

ulysses 大大知道自己說什麼嗎？

Intel Mac 內部照片現身：

http://www.engadget.com/entry/1234000740046045/

bryanchang 寫:Intel Mac 內部照片現身：

http://www.engadget.com/entry/1234000740046045/

機殼裡好空曠啊...

bryanchang 寫:Intel Mac 內部照片現身：

http://www.engadget.com/entry/1234000740046045/

第一次發覺 PM 裡面其實蠻大的...

bryanchang 寫:Intel Mac 內部照片現身：

http://www.engadget.com/entry/1234000740046045/

看起來滿糟糕的

成品應該不會是這樣吧...XD

看來，MacTel會瘦身許多，嬌小苗條多了！

bryanchang 寫:Intel Mac 內部照片現身：

http://www.engadget.com/entry/1234000740046045/

這照片是用手機偷拍的吧！
細節都看不清楚
但是，基本上看起來就是一台 G5 中，安裝 Intel Pentium 4 + motherboard...
咦！好像以前有人就是把他爸媽送的 G5 裝 PC motherboard 進去
只是他是裝 Windows XP

janusng 寫:請給小弟這老古董找一個 P4 是 emulator 的 reference。

ulysses 大大知道自己說什麼嗎？

janusng 兄，討論技術問題，請維持君子之爭，不要流於意氣之爭讓其他人看笑話。你用這種語氣說話，不管你是不是對的，在下都無法接受。本篇回應重點不在評論你的看法是對是錯，純粹敘述在下對 P4 Structure 的認知。

在下是學 VLSI 出身的，習慣從底層的 Architecture、Register/Cache Schema、Pipeline 等與 Instruction Executing Path 相關的電路動作來分析。在下的認知是：ISA 本身就是一個 Emulator。

http://arstechnica.com/cpu/2q00/x86futu ... ure-1.html

從某些角度來說，ISA 扮演的角色就和 Rosetta 差不多。

http://arstechnica.com/cpu/2q00/x86futu ... ure-2.html
...Once the design and specification of the instruction set, or the set of instructions available to a programmer for writing programs, was separated from the nitty gritty details of a particular machine's design it meant that that programs written for a particular ISA could now run on any machine that implemented that ISA...

最早使用 ISA 架構的，還不是 CISC 陣營，而是『RISC-Like』的 IBM System/360

http://portal.acm.org/citation.cfm?id=32232.32233
...Interestingly enough, the design set almost qualifies as a RISC (reduced instruction set computer), in that many of the common instructions execute in one cycle, at least on the faster processors in the family...

有一個 ISA 層檔在前面，底下的硬體結構就可以大幅度的演進。這也是 Pentium 系列之所以可以採用 Pipeline 設計的緣故。否則以傳統的 80X86 系列 『純 CISC』架構來說，每一個指令都會同時牽動所有相關電路，而不是分成不同的 Stage 來執行。

換句話說，不管你的指令集到底有多複雜，整個 CPU 的 Executing Path 電路可以大福簡化。

http://www.xbitlabs.com/articles/cpu/di ... eview.html

Intel 的 P4 家族，在『Willamette』這塊晶片中實作了這項技術，Intel 同時並用了稱為『Trace cache』的技術來克服 Interpreter 的缺點。嚴格來說，P4 的技術不只是『Emulation』，而是『Translation』。另一個類似的技術，就是 Java 的 Hotspot JIT Engine。

http://arstechnica.com/cpu/2q00/x86futu ... ure-5.html
...Another technology that works similarly to the that is Willamette's trace cache. Modern x86 processors like the Athlon or the PIII translate x86 instructions into an internal instruction format, which they execute natively. The problem is that they don't cache those translated instructions anywhere, so every time they execute them they've got to translate them again. Details are scarce, but as far as we know Willamette's trace cache stores translated blocks of code and reuses them, making it conform roughly to the previous diagram...

ftp://download.intel.com/technology/itj ... /art_2.pdf
...IA-32 instructions are cumbersome to decode. The instructions have a variable number of bytes and have many different options. The instruction decoding logic needs to sort this all out and convert these complex instructions into simple uops that the machine knows how to execute....In this location the Trace Cache is able to store the already decoded IA32 instructions or uops. Storing already decoded instructions removes the IA-32 decoding from the main execution loop....

至於 P4 是否走入死胡同，AMD 與 Intel 孰優孰劣，在下不做任何評論。

P4 之所以效能不彰，一部份是因為過多的 Pipeline Stage 導致整體 Execution Path 過長，需要更高的時脈速度才能達到同等級的成效（Good For Megahertz Myth Believers？），另一部份則是不良的電路設計。從『程式』的角度來看，程式執行的『效率』除了 Executing Time 以外，『Throughput』也是重點。因此程式碼的最佳化程度在 P4 上會特別顯著。

http://answers.google.com/answers/threadview?id=388350
http://www.xbitlabs.com/articles/cpu/di ... -1_19.html

另外一個會影響 P4 執行效能的則是 Hyper Threading，簡單的說，就是讓作業系統把一顆 CPU 當成兩顆來用。當然，這要 BIOS 與作業系統有支援才行。以這一點來說，Windows 與 Linux 的 Multi-threading / SMP 效能都比不上 BSD（沒有理論依據，純粹個人使用的感覺）。

http://www.xbitlabs.com/articles/cpu/di ... -1_23.html
http://www.itdoor.net/pages/13,10104,1,1040896326.html

說到底，ISA 是為了克服包袱的產物。但是從 AMD-64 與 Itanium 不難看出，ISA 本身就成了一個包袱。

多謝指導，相對的我也覺得沒有理由去相信，MAC會更便宜的推論了。
SONY跟IBM一樣是不便宜。
兩年後的IntelMac有我需要的，我還是會買。

hawk

rlong 寫: 以Macmini 1.45GHz來說，售價為 21500元，而 CPU Celeron 2.4D 256K市售價 2250元，說不定 APPLE進貨價僅市價一半，因此CPU的成本僅佔售價約5%,
如果PPC是Intel的一半，那更低至2.5%,影響不大吧！

ulysses 寫:恕刪

就當小弟語氣不好，在此賠不是。

面對閣下文不對題，還洋洋大字的說大堆不相干的歪理，想唬人而混蒙過關，怎叫人不火光？

請對題！

RISC 同 CISC，閣下硬說無人有定義。在下找到了。閣下硬說那是三十年前的事，同今天不同。三十年前定義了，等於無定義？
事實上，RISC 一詞是八十年代產物，最多不過廿年上下。閣下又提不出何時有人把定義更改了（當然無辦法提出了，在閣下眼中，根本無定義，見到了也不認！）

閣下回應 P4 的 emulation 參考，就講了半天，也沒有一編有出現過把 emulation 一字和 P4連在一起！硬是把 rosetta 的 software solution 當成 hardware！如果你提出 Transmeta，也接近些。但連 Transmeta 也無人叫它的 chips 做 emulation！因為 emulation 是發生在 software layer 中，而不在 hardware 中（Transmeta 內）！你究竟會不會 emulation 這一個字？

閣下也未能解釋，為何 ARM 沒有「閣下 RISC 標準定義」的 superscalar、emulation、pipelining、hyperthreading，是叫做 RISC 而不是 CISC？

RISC 和 RISC-like 也分不開，在下都是忘記了閣下的偉論算了！

好吧，我建議 janusng 和 ulysses 兩位的熱烈討論可否就此打住，否則為了一些小事傷了和氣，實在是划不來的。

janusng 寫:

ulysses 寫:恕刪

就當小弟語氣不好，在此賠不是。

面對閣下文不對題，還洋洋大字的說大堆不相干的歪理，想唬人而混蒙過關，怎叫人不火光？

高手過招，眼花撩亂，完全看不懂

janusng 寫:

ulysses 寫:恕刪

再怒刪

真是名符其實的火星碰地球。

至於誰是火星誰是地球？
來來來!!!! 再碰再碰....

我經常聽odd couple is perfect couple，要不是Janus有老婆，你們還點去阿姆斯特丹(Amsterdam)結婚吧。

bryanchang 寫:2. 使用 Intel Pentium 4 的 Mac 主機板體積遠比目前的 G5 要小上許多，不管是在運算效能與散熱上，都可以遠遠的超過目前蘋果最高檔的機器。

看了圖片，說 DTK 是因為用 Intel CPU 和底板而細了是言過其實。

那 DTK 只有兩條 RAM slots，和 8 RAM slots 的 PowerMac G5 相比，細多了並不稀奇。

還是都是因為 Mac on x86 （最小暫時）欠缺了 64-bit，所以用 RAM 少了的功勞？

我在現場實際看過的主機板跟照片的一樣，是有四條 RAM Slots。

janusng 寫:

bryanchang 寫:2. 使用 Intel Pentium 4 的 Mac 主機板體積遠比目前的 G5 要小上許多，不管是在運算效能與散熱上，都可以遠遠的超過目前蘋果最高檔的機器。

看了圖片，說 DTK 是因為用 Intel CPU 和底板而細了是言過其實。

那 DTK 只有兩條 RAM slots，和 8 RAM slots 的 PowerMac G5 相比，細多了並不稀奇。

還是都是因為 Mac on x86 （最小暫時）欠缺了 64-bit，所以用 RAM 少了的功勞？

看起來是四支RAM沒錯啊~
不過PCI好像只有二個,擴充性呢?
不會連顯示卡都內建吧?

bryanchang 寫:我在現場實際看過的主機板跟照片的一樣，是有四條 RAM Slots。

那兩個小白點竟然是兩個 RAM slots 的 levers？圖中合共見到了四條 RAM slots？會不會太擠逼了？

比卡超 寫: 至於誰是火星誰是地球？
來來來!!!! 再碰再碰....

可去冰果室姊妹站「黑秀網」的「練打字」討論區去瞧瞧，那裡有「火星人大戰吳老」的史詩級經典對抗大河劇，內容精彩絕倫，牽拖中卻還引經據典，機鋒中見親切的「問候」，那才是星球大戰呢。

灌兩個 OS 根本不太可能，如果使用者常 boot 到 Window，如果應用軟體商也覺得反正 Window 版也能在 MacIntel 機器上跑，那還做 OS X version 幹嘛？

那只會讓 Apple 慢性自殺。

怎麼會，這樣Apple光是賣可以跑windows的 Macintel就賺翻了。
到時候只要再來一個嚴重一點的病毒，大家就會養成重要資料少放在windows，多放在OSX裡面的好習慣。

這到底是windows是macintel的附加價值還是OSX沾了windows光，實在很難算耶。